TSMC punta a integrare oltre 1 trilione di transistor in pacchetti 3D e 200 miliardi di transistor in chip monolitici entro il 2030 Italian

Sulla base della tabella di marcia rivelata, TSMC è certa che i suoi processi siano sulla buona strada, con il debutto dei processi N2 e N2P entro il periodo 2025-2027, mentre i processi all’avanguardia A10 (1 nm) e A14 (1,4 nm) sono previsti per il periodo 2027-2030. Oltre alla riduzione dei processi, TSMC intende fare passi da gigante anche in altre tecnologie dei semiconduttori, stabilendo un punto di riferimento per il settore.

https://cdn.wccftech.com/wp-content/uploads/2023/12/8y3NnDw9cpiDbXPCU7qWtJ-1456x829.png

Tuttavia, la parte più interessante è che il gigante di Taiwan ha rivelato progressi in due settori chiave dell’industria dei semiconduttori, ovvero i progetti monolitici e l’integrazione etero 3D (o, in parole povere, i progetti chiplet). L’industria si sta infatti orientando verso le configurazioni chiplet, che offrono modularità e vantaggi in termini di costi.

AMD ha sfruttato i progetti chiplet di TSMC per i suoi ultimi chip consumer, per i data center e ora per il più recente acceleratore MI300. Anche Intel ha rilasciato i suoi chip Meteor Lake, che sono i primi chiplet design del team blu per piattaforme consumer, lasciando intendere che i chiplet sono il futuro, con TSMC un passo avanti. La stessa Intel utilizza chip fabbricati con le tecnologie di processo di TSMC per alimentare Meteor Lake. L’azienda prevede che la 3D Hetero Integration raggiungerà ben “mille miliardi di transistor” entro il 2030.